N-13 | 运算放大器原理与应用:虚短虚断、放大组态、比较器与稳定性
系统梳理运放的核心分析工具——虚短与虚断,详解同相/反相/差分/仪表放大四种组态的传递函数与输入阻抗特性,补充 CMRR 共模抑制比、比较器模式、电压跟随器的阻抗隔离作用、负载效应、补偿电容与自激振荡、轨到轨输出等工程要点。
运算放大器是模拟电路的"积木"。掌握虚短虚断的分析方法,理解各种放大组态的输入/输出阻抗特性,以及比较器与线性模式的本质区别,是硬件工程师的基本功。
一、虚短与虚断——运放分析的两大基石
1.1 前提条件
虚短和虚断成立的前提是:运放工作在线性负反馈闭环状态。开环或正反馈(比较器模式)下不成立。
1.2 虚断(Virtual Open)
运放输入级差分对的输入阻抗趋近无穷大,流入同相端和反相端的电流近似为 0。
实际运放输入偏置电流从 pA 级(CMOS 输入)到 µA 级(BJT 输入)不等,高精度场合需要考虑。
1.3 虚短(Virtual Short)
当负反馈深度足够大时,两个输入端电位相等:
V+ ≈ V−
这不是真正的短路,而是负反馈将输出调节到使两端电压差趋近于零的结果。
💡 记忆要点:先有虚断(输入端不取电流),才有虚短(负反馈使两端等电位)。分析电路时,先用虚断确定电流关系,再用虚短确定电压关系。
二、四种基本放大组态
2.1 同相比例放大器
Vin ──┬── +IN
│
R1
│
GND
−IN ──┬── R2 ──┬── Vout
│ │
R1 │
│ │
GND (反馈)
传递函数:
Vout = Vin × (1 + R2/R1)
| 特性 | 说明 | |------|------| | 输入阻抗 | MΩ 级别(同相端输入),对信号源影响极小 | | 输出阻抗 | 极低(闭环后 <1Ω) | | 相位 | 同相,无 180° 翻转 | | 增益 | ≥1,不能衰减 |
适用场景:高阻抗信号源的缓冲放大、需要高输入阻抗的采集前端。
2.2 反相比例放大器
R2
Vin ── R1 ──┬── −IN ──┬── Vout
│ │
+IN (反馈)
│
GND
传递函数:
Vout = −Vin × (R2/R1)
| 特性 | 说明 | |------|------| | 输入阻抗 | = R1,通常为 kΩ 级别,相对较低 | | 对信号源影响 | 较大(输入电流 = Vin/R1) | | 相位 | 反相 180° | | 增益 | 可大于或小于 1,灵活 |
适用场景:信号需要反相、求和运算、对输入阻抗要求不高的低成本放大。但高阻抗传感器(如光电二极管)不适合直接接反相端。
2.3 差分放大器
V+ ── R1 ── +IN ── R2 ── Vout
│
V− ── R1 ── −IN ── R2 ──┘
│
R2(反馈)
传递函数:
Vout = (R2/R1) × (V+ − V−)
| 特性 | 说明 | |------|------| | 输入阻抗 | 两路均约为 R1,偏低 | | CMRR | 极度依赖外围电阻的匹配精度(电阻公差 1% → CMRR 约 40dB;0.1% → 60dB),否则极速下降 | | 增益调节 | 不方便,需要同时改变两路电阻,电阻温漂、公差都会吃 CMRR |
⚠️ 差分放大器的性能瓶颈不在运放本身,而在电阻匹配。即使运放 CMRR 高达 100dB,如果四只电阻公差 1%,整体 CMRR 也会被拉低到 40dB 左右。
2.4 仪表放大器(In-Amp)
仪表放大器由三个运放构成:
V+ ──┬── +IN(运放A) R4
│ Vout_A ── R3 ──┬── +IN(运放C) ── Vout
│ │
R2 R4(反馈)
│ │
V− ──┴── +IN(运放B) ── R3 ── −IN(运放C)
Vout_B
第一级(A、B):两个同相放大器提供超高输入阻抗
Vout_A − Vout_B = (1 + 2R2/Rg) × (V+ − V−)
第二级(C):差分转单端
Vout = (R4/R3) × (Vout_A − Vout_B)
整体传递函数(R4=R3 时):
Vout = (R4/R3) × (1 + 2R2/Rg) × (V+ − V−)
Rg为增益设置电阻,仅改变一颗即可调节增益。
| 特性 | 说明 | |------|------| | 输入阻抗 | 超高(MΩ~GΩ 级,同相输入结构) | | CMRR | 极高——内部电阻经激光修调,完美匹配(集成 In-Amp 的 CMRR 可达 80~120dB) | | 增益调节 | 极简单(一颗电阻) | | 成本 | 高于分立方案 |
典型应用:
- 强干扰环境下的差分小信号拾取(工业 4~20mA 电流环、电桥)
- 生物信号采集(心电 ECG、脑电 EEG、肌电 EMG)
- 传感器远程长线传输(抗共模干扰)
💡 补充:经典集成仪表放大器如 AD620、INA128,广泛用于工业测量。与分立运放搭建相比,集成 In-Amp 的电阻经过片内激光修调,温漂跟踪性极好,CMRR 在全温范围内都能保证。
三、CMRR 共模抑制比
CMRR(Common Mode Rejection Ratio) 衡量运放/放大器对共模信号的抑制能力:
CMRR (dB) = 20 × log10 (Adiff / Acm)
- Adiff:差模增益(有用信号的放大倍数)
- Acm:共模增益(干扰信号的放大倍数)
举例:CMRR = 60dB → 差模放大 1000 倍,共模仅放大 1 倍。
物理意义:区分有用差分信号、抑制共模干扰信号的能力。共模噪声越大、环境越恶劣(如工业现场),对 CMRR 要求越高。
📌 重要补充:50Hz 工频干扰属于共模电压。这就是为什么在强工频干扰环境(如靠近电源变压器、电机的车间)下,必须使用差分输入 + 高 CMRR 仪表放大器来采集传感器信号。
四、比较器模式
运放在开环无反馈状态下工作即为比较器:
Vin ── +IN
Vf ── −IN
┌─ Vcc (Vin > Vf)
Vout = ──┤
└─ GND (Vin < Vf)
| 特性 | 比较器 | 线性放大器 | |------|--------|-----------| | 反馈 | 无(开环)或正反馈(迟滞) | 负反馈 | | 虚短虚断 | 不成立 | 成立 | | 补偿电容 | 不需要(专为高速开关设计) | 需要(防止自激) | | 输出 | 数字电平(满幅跳变) | 连续模拟电压 |
⚠️ 注意:运放内部集成了密勒相位补偿电容,是为负反馈线性放大设计的。作为比较器使用时,补偿电容会增加翻转响应延迟(通常数百 ns~µs),降低速度。因此高速比较场合应使用专用比较器芯片(如 LM393、LMV339),而非普通运放。部分运放数据手册会明确注明"不推荐用作比较器"。
五、电压跟随器(缓冲器)
将输出直接接反相输入端:
Vin ── +IN
−IN ───── Vout
传递函数:
Vout = Vin (增益 = 1)
5.1 核心特性
- 极高输入阻抗(MΩ~GΩ)
- 极低输出阻抗(闭环 <1Ω)
- 实现阻抗隔离/变换
- 提高带负载驱动能力
- 相位零偏移、信号无衰减
5.2 典型应用
- ADC 前端采样缓冲:分压电路后加一级,避免 ADC 采样电容吸取电流导致电压跌落
- 基准电压缓冲:防止后级负载改变基准电压的精度(如 TL431、REF3033 基准源后接缓冲)
- 传感器高内阻信号阻抗匹配:光电二极管、压电传感器等输出阻抗极高,直接接后级会严重衰减
- 多级电路间的解耦:防止后级输入阻抗拉低前级信号
💡 补充:电压跟随器虽然增益为 1,但解决了"阻抗匹配"这个根本问题。在精密直流测量中,不带缓冲的电阻分压器直接接 ADC,会因 ADC 输入阻抗和采样电容动态电流产生增益误差和非线性。
六、负载效应
6.1 现象
前级信号源存在内阻 Rs,后级输入有等效输入阻抗 RL,两者串联分压:
信号源(理想Vs) ── [Rs] ──┬── 实际电压 = Vs × RL/(Rs+RL)
[RL](后级输入阻抗)
│
GND
接上后级后,实际输出电压被拉低,波形畸变、幅值不准——这就是负载效应。
6.2 解决方法
- 提高后级输入阻抗(如使用同相放大器、电压跟随器)
- 降低前级输出阻抗(电压跟随器缓冲、LDO 低阻输出)
- 经验法则:后级输入阻抗 ≥ 前级输出阻抗的 10~100 倍,负载效应可忽略
📐 经验:若 RL = 100 × Rs,分压误差约 1%;RL = 10 × Rs,误差约 9%。高精度采集场合通常要求 RL ≥ 1000 × Rs。
七、补偿电容与运放稳定性
7.1 运放为什么需要补偿?
运放内部集成了密勒相位补偿电容,是为负反馈线性放大设计的。当输入端存在:
- 极小的输入差分噪声
- 电源毛刺
- 引线寄生电感/电容
就可能在高频处满足振荡的相位条件(环路相移达 180°,增益 ≥1),引发高频自激。
7.2 自激现象
- 静态无输入时,输出高频正弦波、毛刺抖动
- 阶跃输入后,输出长时间振铃、过冲
- 输出不干净的跳变沿,高/低电平边沿震振荡
- 严重时芯片发热甚至烧毁
7.3 补偿电容的作用
| 作用 | 说明 | |------|------| | 相位补偿 | 增加相位裕度,防止运放开环自激振荡 | | 平滑边沿 | 平滑输出跳变边沿,抑制尖峰毛刺 |
| 代价 | 说明 | |------|------| | 降低速度 | 电容会增加翻转响应延迟,降低比较器速度 | | 压摆率下降 | 大电容限制输出电压的变化速率 |
常见补偿电容值:22pF、47pF,具体数值需根据运放型号和容性负载大小参考数据手册。
7.4 容性负载振荡问题
当运放直接驱动大容性负载(长线、MOS 栅极、ADC 采样电容)时,负载电容与运放输出阻抗形成额外极点,侵蚀相位裕度导致振铃。
解决方法:
- 输出端串联小电阻(10~100Ω)隔离容性负载
- 电阻外侧加反馈("环路内"补偿)
- 选用专门支持容性负载的运放(如 OPAx340 系列)
八、轨到轨输出(Rail-to-Rail)
8.1 概念
很多芯片标注输入/输出全轨到轨:输出空载时可逼近电源轨(Vcc 和 GND)。
8.2 非轨到轨运放的局限
传统双极性输出级的运放,输出电压范围为:
Vout_max ≈ Vcc − 1.5V
Vout_min ≈ GND + 1.5V
在 3.3V 单电源系统中,有效输出范围仅约 0.3V~1.8V(假设负轨为 GND),大量电源电压被浪费,动态范围严重受限。
8.3 轨到轨的意义
- 低压单电源系统(3.3V/2.5V/1.8V)中获得最大动态范围
- ADC 采集时充分利用满量程
- 低功耗电池供电设备延长有效信号范围
💡 注意:"轨到轨"分输入(RRI)和输出(RRO),并非所有运放都同时具备。即使是 RRO 运放,带负载时输出距电源轨仍有数十~数百 mV 的压降(取决于输出电流和输出级 MOS 的 Rds(on)),数据手册中通常标注为 Vol/Voh(如 Vol=50mV @ Iload=10mA)。
九、设计检查清单
在使用运放设计电路前,检查以下项目:
- ✅ 输入信号范围是否在运放共模输入范围内?(注意单电源应用!)
- ✅ 输出是否需要轨到轨?输出电流能否驱动负载?
- ✅ 工作带宽内的开环增益是否足够?(闭环增益带宽积 GBW ≥ 100× 闭环增益 × 信号频率)
- ✅ 输入偏置电流是否在可接受范围?(高阻抗源选 CMOS 输入运放)
- ✅ 反馈电阻值是否合理?(太小增加功耗和负载,太大引入噪声和偏置误差)
- ✅ 是否存在容性负载导致不稳定?必要时加串联隔离电阻
- ✅ 电源引脚就近加 0.1µF 去耦电容
- ✅ 差分应用时电阻匹配精度是否满足 CMRR 要求?
原始笔记照片

